Desktop
Trabalhe com arquivos locais no Digital Design Studio no Windows ou Linux. No Windows, as atualizações da 2.1.2 para versões posteriores não pedem mais para reiniciar o Windows.
Escolha seu downloadDigital Design Studio
Verilog & SystemVerilog Desenvolvimento RTL.
Windows · Linux · Cloud
O Digital Design Studio reúne RTL, ISA no Flow Navigator, ALcad e Agent em um único aplicativo.
Desenvolva Verilog e SystemVerilog, execute simulações RTL compatíveis e use ISA, Evolve, Agent, ALcad e vFactory no Digital Design Studio. RTL e CAD mantêm interfaces dedicadas a cada tipo de trabalho.
Escrever
Desenvolvimento em Verilog e SystemVerilog.
Edite arquivos .sv, .svh, .v e .vh com a hierarquia de módulos e esboços de sinais ao lado. Navegue de uma instância ao código-fonte mantendo o design ao redor sempre visível.
Hierarquia do projeto
Navegue por instâncias de módulos e seus arquivos sem perder a estrutura do projeto.
Resumo de sinais
Consulte entradas, saídas e sinais internos ao lado do arquivo ativo.
HintsBox em arquivos SystemC
Em arquivos SystemC, o HintsBox mostra um resumo local e sugestões de declarações, incluindo classes sc_module.
- Arquivos de cabeçalho que usam .vh são reconhecidos e podem ser editados.
- Um arquivo .v também pode ser uma entrada explícita do projeto RTL usada pela descoberta do projeto e pelo resumo de sinais.
- As definições usam NAME ou NAME=VALUE, como SIMULATION ou WIDTH=8, sem o prefixo -D da linha de comando.
Simulação RTL
Execute a simulação RTL no seu PC.
A simulação é executada no seu PC e não inicia uma tarefa no Cloud.
Testbench reported a failure
Um testbench que relata uma falha na saída aparece como Testbench reported a failure, mesmo quando o simulador termina normalmente. Antes, ele aparecia como aprovado.
- No aplicativo para desktop, os erros e avisos do simulador são listados com o arquivo do projeto e a linha. Escolha um para abrir o editor nessa linha.
- Na visualização Testbench, cada pacote SystemVerilog é enviado ao simulador antes dos arquivos que o usam.
- O Run salva primeiro os arquivos .v, .sv, .svh e .vh alterados.
- O Digital Design Studio mantém as 20 execuções mais recentes.
- Cada execução fica em sua própria pasta em .alti/sim/ do projeto, com a forma de onda e um receipt.json.
Analisar
Transforme resultados no próximo passo.
Análise é a área compartilhada de inspeção de resultados do trabalho com RTL e ISA. Abra Análise na barra lateral esquerda, escolha uma execução salva e selecione um artefato. A lista de execuções agrupa os resultados por módulo.
Navegador de análises
Alterne entre execuções salvas e suas formas de onda, esquemas, resultados e relatórios.
Métricas em contexto
O Perf lê o perf.json da execução selecionada e mostra as observações salvas como métricas e gráficos.
- Use a navegação da forma de onda para inspecionar a linha do tempo de sinais gravada e depois volte ao código-fonte ou ao contexto do módulo correspondente.
- Mantenha análise, rastreamento e Evolve ligados ao projeto.
Análise de desempenho
Limites de cálculo e largura de banda de memória.
Compare o throughput de computação e a largura de banda de memória na visualização Roofline.
Limites de cálculo e memória
Compare os kernels medidos com os limites de cálculo e memória.
Camadas do gráfico
Escolha limites, kernels e rótulos ao lado do resumo da execução.
Resultados registrados
Timing, PPA e evidências compartilham uma única visualização Signoff.
Ela apresenta as métricas disponíveis e as seções ausentes. Um veredito ou uma estimativa da UI é uma ajuda para a revisão, não um fechamento de timing independente, uma aprovação de fabricação ou um signoff formal.
Valores registrados
Compare WNS, TNS e caminhos com falha em uma escala para cada unidade registrada. Revise os valores salvos de timing, PPA e evidências como foram registrados, sem um veredito de lançamento calculado.
- Resultados não compatíveis ou não executados não aparecem como sucesso.
- Cada seção indica o arquivo de resultado salvo que lê, como timing.json ou ppa.json.
Pergunte
Trabalhe com o Agent ao lado do seu projeto.
O Agent responde no painel de AI e em janela própria. Se a leitura do projeto estiver em ask, ele pede aprovação antes de ler arquivos.
Pergunte ao Agent ao lado do seu projeto
A pesquisa começa desativada tanto no Agent quanto no Own API key.
- As conversas ficam na conta por 30 dias, salvo alteração da configuração. O Agent usa a QUOTA semanal do plano e a pesquisa web exige consentimento separado.
- O Agent e a computação do Cloud compartilham a QUOTA semanal.
- Aplicam-se condições de idade, região e organização.
ALcad
Avance para o CAD no mesmo aplicativo.
Escolha os espaços ALcad no menu: Schematic, PCB Layout, 3D CAD, 3D Assembly e SI / PI Analysis. O Wafer Process & Fab, que antes ficava no ALcad, agora está no vFactory. O ALcad mantém nome e UI própria.
Área de circuitos
Explore componentes e conexões no esquema.
Propriedades do componente
Inspecione o componente selecionado e seus parâmetros.
O vFactory é uma nova área ao lado do DDS e do ALcad para processos de wafer e fabs. Explorar o vFactory
Veja como o trabalho se conecta
Do código-fonte RTL aos circuitos e análises.
Abas de resultados salvos
Abas de resultados salvos estreitas demais para o nome completo da execução mantêm uma parte curta que as diferencia, como …1 e …2, e a dica de ferramenta mostra o nome completo. Resultados salvos com o mesmo título mostram a qual execução pertencem, também na pesquisa.
Live Run
Selecione Live Run na navegação do projeto para inspecionar a área de execução que o ambiente selecionado oferece. Use Search windows para filtrar a lista de janelas do projeto.
QUOTA semanal
O Usage mostra a franquia ativa, a quantidade restante e a redefinição da organização selecionada. A QUOTA semanal usa ciclos de sete dias.
Split Editor Right
Quando o menu da aba oferecer Split Editor Right, use essa opção para colocar o código-fonte e seu esquema ou relatório lado a lado. Os relatórios preservam o contexto da execução e mostram o conteúdo dos artefatos.
Flow Navigator
No DDS, abra o Flow Navigator e escolha a função necessária. Reúna o desenvolvimento RTL/SystemVerilog e o projeto ISA em um espaço; os fluxos ISA Design abrem pelo Flow Navigator. O ISA usa o shell, as configurações, as abas e o painel inferior do Digital Design Studio.
Siga cada conexão.
Rastreie módulos, portas e redes pelo esquemático. Mude para a hierarquia 3D para ver como as partes de um design maior se encaixam.
Fluxo de trabalho completo
Projeto e fabricação em um só app.
A versão 2.1.2 conecta projeto e fabricação em um só app: projete um bloco no DDS, prepare os circuitos e a placa no ALcad e acompanhe no vFactory o caminho até os wafers.
Código-fonte e esquema
Revise o código-fonte, seu esquema e suas entradas, saídas e sinais internos lado a lado.
Paleta de comandos
Digite o nome de um comando na paleta de comandos para mostrar a hierarquia, o resumo ou a forma de onda.
Hierarquia 3D
Abra o testbench ao lado da hierarquia 3D de seus módulos.
Roofline
Compare os kernels com os limites de cálculo e a largura de banda de memória no Roofline.
Relatório de análise
Leia o relatório de uma execução salva, com suas formas de onda, esquemas e resultados de desempenho.
Circuitos no ALcad
Prepare circuitos e placas no ALcad, no mesmo aplicativo.
Wafers no vFactory
Acompanhe um lote pela fab de referência em 3D.
Casos de uso por função
Para educação, estudantes, startups e equipes.
Educação
Um único aplicativo reúne RTL, ISA no Flow Navigator, ALcad e Agent nos mesmos 14 idiomas deste site.
Estudantes
Edite arquivos-fonte .sv, .svh, .v e .vh, execute simulações RTL no seu PC e examine a forma de onda registrada em cada execução.
Startups
Trabalhe com arquivos locais no Windows ou Linux, ou entre e abra seu espaço de trabalho pelo navegador.
Equipes ASIC/FPGA
Compare o throughput de computação e a largura de banda de memória na visualização Roofline e revise os valores salvos de timing, PPA e evidências como foram registrados.
Engenheiros de verificação
Um testbench que relata uma falha na saída aparece como Testbench reported a failure, e no aplicativo desktop cada erro do simulador abre o editor na linha correspondente.
Engenheiros de processos e fábrica
No Cloud, Send to vFactory abre Design to wafer com um layout do visualizador GDS. Explorar o vFactory
Onde os recursos são executados
Cada ambiente oferece o que suporta.
- ISA Design no Flow Navigator: importação RISC-V com perfis RV64, IM e A.
- QEDA (modelos de pesquisa de transmons supercondutores e CPW): importação de circuitos OpenQASM no desktop Windows e Linux; layout paramétrico e análise eletromagnética no desktop Linux.
- HLS integrado (subconjunto C inteiro para RTL): desktop Linux.
- Busca de candidatos FPGA virtuais com Evolve: desktop Linux.
- Compartilhamento por link (Cloud, projetos pessoais): exige login, acesso de leitura por padrão e expiração após 24 horas.
- Relatórios privados de erros: oferecidos apenas após falha grave ou falha ao salvar. Nada é enviado até você revisar o relatório e escolher “Enviar relatório”; relatórios enviados são excluídos após 30 dias.
- Idiomas: o aplicativo oferece os mesmos 14 idiomas do site.
Escolha onde trabalhar
Escolha sua área de trabalho.
Use o aplicativo para desktop, abra uma área de trabalho no Cloud ou integre a CLI à sua automação.
Cloud
Faça login na Altifigence e abra sua área de trabalho pelo navegador. Quando você volta a uma janela do Cloud, os editores dela e um esquema RTL em preparação ficam como estavam, em vez de carregar de novo. Nos builds de produção, o código baixado para a página inicial do Cloud antes do login caiu de 1,18 MB para 0,72 MB (gzip), e o da lista de projetos, de 1,25 MB para 0,79 MB.
Comece grátis no CloudLinha de comando
Use a Altifigence CLI com scripts e fluxos de trabalho de CI.
Ler o guia da CLIMCP
A CLI do Linux inclui alti-mcp, um processo MCP local que é executado no seu computador. O Cloud MCP usa o login pelo Account e o consentimento da organização.
Leia o guia de MCPGit
No aplicativo Windows, o Git funciona com projetos em pastas no seu PC. Revise as diferenças salvas, prepare as alterações e faça o commit em Source Control.
Leia o guia de controle de código-fontePerguntas frequentes
- Onde é executada a simulação RTL?
- A simulação é executada no seu PC e não inicia uma tarefa no Cloud.
- O que acontece se eu abrir o aplicativo novamente enquanto ele está em execução?
- No Windows, e no Linux com um barramento de sessão do desktop, ao iniciar o aplicativo novamente, a janela em execução é restaurada e as alterações não salvas são mantidas, em vez de abrir outra instância.
- Como uma atualização é instalada no Windows?
- Durante a instalação de uma atualização, uma caixa de diálogo mostra o progresso. Em seguida, o Digital Design Studio fecha e abre novamente na nova versão.
- O Agent pode ler os arquivos do meu projeto?
- Se a leitura do projeto estiver em ask, ele pede aprovação antes de ler arquivos.
- Onde são guardadas as execuções de simulação?
- Cada execução fica em sua própria pasta em .alti/sim/ do projeto, com a forma de onda e um receipt.json. O Digital Design Studio mantém as 20 execuções mais recentes.
Comece seu próximo design