Digital Design Studio

Verilog & SystemVerilog RTL विकास।

Windows · Linux · Cloud

Digital Design Studio में मॉड्यूल पदानुक्रम और सिग्नल रूपरेखा के साथ SystemVerilog स्रोत

Digital Design Studio, RTL, Flow Navigator में ISA, ALcad और Agent को एक ही ऐप में रखता है।

Digital Design Studio में Verilog और SystemVerilog विकसित करें, समर्थित RTL सिमुलेशन चलाएँ और ISA, Evolve, Agent, ALcad व vFactory उपयोग करें। RTL और CAD में हर तरह के काम के लिए अलग इंटरफ़ेस है।

लिखें

Verilog और SystemVerilog विकास।

मॉड्यूल पदानुक्रम और सिग्नल रूपरेखा के साथ .sv, .svh, .v और .vh स्रोत संपादित करें। आसपास का डिज़ाइन देखते हुए इंस्टेंस से उसके स्रोत तक जाएँ।

डिज़ाइन पदानुक्रम

डिज़ाइन पदानुक्रम

परियोजना की संरचना को ध्यान में रखते हुए मॉड्यूल इंस्टेंस और स्रोत में उनकी जगह पर जाएँ।

सिग्नल रूपरेखा

सिग्नल रूपरेखा

सक्रिय स्रोत फ़ाइल के साथ इनपुट, आउटपुट और आंतरिक सिग्नल देखें।

SystemC फ़ाइलों में HintsBox

SystemC फ़ाइलों में HintsBox

SystemC फ़ाइलों में HintsBox स्थानीय रूपरेखा और डिक्लेरेशन सुझाव दिखाता है, जिनमें sc_module क्लास भी शामिल हैं।

RTL सिमुलेशन

अपने PC पर RTL सिमुलेशन चलाएँ।

सिमुलेशन आपके PC पर चलता है और कोई Cloud जॉब शुरू नहीं करता।

Testbench reported a failure

जो टेस्टबेंच अपने आउटपुट में विफलता बताता है, वह Testbench reported a failure के रूप में दिखता है, भले ही सिम्युलेटर सामान्य रूप से बंद हो। पहले इसे पास के रूप में दिखाया जाता था।

विश्लेषण करें

परिणामों से अगला कदम तय करें।

विश्लेषण, RTL और ISA कार्य के लिए परिणाम जाँचने का साझा क्षेत्र है। बाईं रेल से विश्लेषण खोलें, कोई सहेजा गया रन चुनें और फिर कोई आर्टिफ़ैक्ट चुनें। रन सूची परिणामों को मॉड्यूल के अनुसार समूहित करती है।

विश्लेषण रिपोर्ट
विश्लेषण नेविगेटर

विश्लेषण नेविगेटर

सहेजे गए रन और उनके वेवफ़ॉर्म, स्कीमैटिक, प्रदर्शन परिणाम तथा रिपोर्ट देखें।

संदर्भ के साथ मापदंड

संदर्भ के साथ मापदंड

Perf चुने गए रन की perf.json फ़ाइल पढ़ता है और सहेजे गए अवलोकनों को मापदंडों और चार्ट के रूप में दिखाता है।

प्रदर्शन विश्लेषण

गणना की सीमाएँ और मेमोरी बैंडविड्थ।

Roofline दृश्य में गणना थ्रूपुट और मेमोरी बैंडविड्थ की तुलना करें।

प्रदर्शन विश्लेषण
गणना और मेमोरी की सीमाएँ

गणना और मेमोरी की सीमाएँ

गणना क्षमता की अधिकतम सीमाओं और मेमोरी बैंडविड्थ के सापेक्ष मापे गए कर्नेल की स्थिति देखें।

चार्ट की परतें

चार्ट की परतें

रन के सारांश के साथ दिखने वाली सीमाएँ, कर्नेल और लेबल चुनें।

रिकॉर्ड किए गए परिणाम

टाइमिंग, PPA और साक्ष्य एक ही Signoff दृश्य साझा करते हैं।

यह उपलब्ध मापदंड और छूटे हुए अनुभाग दिखाता है। UI का निर्णय या अनुमान समीक्षा में मदद के लिए है; यह स्वतंत्र टाइमिंग क्लोज़र, निर्माण की मंज़ूरी या औपचारिक signoff नहीं है।

सहेजे गए विश्लेषण रन के रिकॉर्ड किए गए टाइमिंग, PPA और साक्ष्य परिणाम
रिकॉर्ड मान

रिकॉर्ड मान

हर रिकॉर्ड इकाई के लिए एक ही पैमाने पर WNS, TNS और विफल पथों की तुलना करें। सहेजे गए टाइमिंग, PPA और साक्ष्य मान जैसे रिकॉर्ड हुए वैसे ही देखें, बिना गणना किए गए रिलीज़ निर्णय के।

पूछें

अपने डिज़ाइन के साथ Agent का उपयोग करें।

Agent, AI पैनल और अपनी अलग विंडो में उत्तर देता है। प्रोजेक्ट पढ़ने की सेटिंग ask होने पर वह फ़ाइलें पढ़ने से पहले मंज़ूरी माँगता है।

SystemVerilog स्रोत के पास AI पैनल में Agent और साप्ताहिक QUOTA
अपने डिज़ाइन के साथ Agent से पूछें

अपने डिज़ाइन के साथ Agent से पूछें

Agent और Own API key, दोनों में खोज शुरू में बंद रहती है।

ALcad

उसी ऐप्लिकेशन में CAD पर काम करें।

कार्यक्षेत्र मेनू से ALcad के Schematic, PCB Layout, 3D CAD, 3D Assembly और SI / PI Analysis चुनें। Wafer Process & Fab, जो पहले ALcad के अंतर्गत था, अब vFactory में है। ALcad का नाम और अलग UI बने रहते हैं।

Digital Design Studio के ALcad कार्यक्षेत्र में इलेक्ट्रॉनिक सर्किट पर काम करें।
सर्किट कार्यक्षेत्र

सर्किट कार्यक्षेत्र

स्कीमैटिक कैनवास पर घटक और उनके कनेक्शन देखें।

घटक के गुण

घटक के गुण

चुने गए घटक और उसके सर्किट पैरामीटर जाँचें।

vFactory, DDS और ALcad के साथ वेफ़र प्रक्रियाओं और फ़ैब के लिए एक नया क्षेत्र है। vFactory देखें

देखें कि काम के अलग-अलग हिस्से कैसे जुड़ते हैं

RTL स्रोत से सर्किट और विश्लेषण तक।

सहेजे गए परिणामों के टैब

पूरे रन नाम के लिए बहुत संकरे सहेजे गए परिणाम टैब एक छोटा हिस्सा रखते हैं जिससे वे अलग पहचाने जाएँ, जैसे …1 और …2, और टूलटिप पूरा नाम दिखाता है। एक ही शीर्षक वाले सहेजे गए परिणाम दिखाते हैं कि वे किस रन के हैं, खोज में भी।

Live Run

Live Run

चुना गया होस्ट जो रन सतह देता है, उसे देखने के लिए प्रोजेक्ट नेविगेशन में Live Run चुनें। प्रोजेक्ट विंडो सूची को फ़िल्टर करने के लिए Search windows इस्तेमाल करें।

साप्ताहिक QUOTA

साप्ताहिक QUOTA

Usage चुने गए संगठन का सक्रिय आवंटन, बची हुई मात्रा और रीसेट दिखाता है। साप्ताहिक QUOTA सात दिन के चक्र इस्तेमाल करता है।

Split Editor Right

Split Editor Right

जब टैब मेन्यू में Split Editor Right मिले, तो स्रोत और उसके स्कीमैटिक या रिपोर्ट को साथ-साथ रखने के लिए इसका इस्तेमाल करें। रिपोर्ट रन का संदर्भ बनाए रखती हैं और आर्टिफ़ैक्ट की सामग्री दिखाती हैं।

Flow Navigator

Flow Navigator

DDS में Flow Navigator खोलें और ज़रूरी फ़ंक्शन चुनें। RTL/SystemVerilog विकास और ISA डिज़ाइन को एक कार्यक्षेत्र में लाएँ; ISA Design फ़्लो, Flow Navigator से खुलते हैं। ISA, Digital Design Studio के शेल, सेटिंग, टैब और निचले पैनल का इस्तेमाल करता है।

हर कनेक्शन का पता लगाएँ।

हर कनेक्शन का पता लगाएँ।

स्कीमैटिक में मॉड्यूल, पोर्ट और नेट का पता लगाएँ। बड़े डिज़ाइन के हिस्से आपस में कैसे जुड़ते हैं, यह देखने के लिए 3D पदानुक्रम पर जाएँ।

शुरू से अंत तक का कार्यप्रवाह

डिज़ाइन और निर्माण एक ही ऐप में।

संस्करण 2.1.2 डिज़ाइन और निर्माण को एक ऐप में जोड़ता है: DDS में ब्लॉक डिज़ाइन करें, ALcad में उसके सर्किट और बोर्ड तैयार करें और vFactory में उसे वेफ़र बनते देखें।

स्रोत और स्कीमैटिक

स्रोत, उसका स्कीमैटिक और उसके इनपुट, आउटपुट तथा आंतरिक सिग्नल साथ-साथ देखें।

स्रोत और स्कीमैटिक

कमांड पैलेट

पदानुक्रम, रूपरेखा या वेवफ़ॉर्म दिखाने के लिए कमांड पैलेट में कमांड का नाम लिखें।

कमांड पैलेट

3D पदानुक्रम

टेस्टबेंच को उसके मॉड्यूल के 3D पदानुक्रम के पास खोलें।

3D पदानुक्रम

Roofline

Roofline में कर्नेल की तुलना गणना क्षमता की अधिकतम सीमाओं और मेमोरी बैंडविड्थ से करें।

Roofline

विश्लेषण रिपोर्ट

सहेजे गए रन की रिपोर्ट उसके वेवफ़ॉर्म, स्कीमैटिक और प्रदर्शन परिणामों के साथ पढ़ें।

विश्लेषण रिपोर्ट

ALcad में सर्किट

उसी ऐप में ALcad में सर्किट और बोर्ड तैयार करें।

ALcad में सर्किट

vFactory में वेफ़र

संदर्भ फ़ैब में किसी लॉट की यात्रा 3D में देखें।

vFactory में वेफ़र

भूमिका के अनुसार उपयोग

शिक्षा, छात्रों, स्टार्टअप और टीमों के लिए।

शिक्षा

एक ही ऐप में RTL, Flow Navigator में ISA, ALcad और Agent इस साइट की तरह 14 भाषाओं में उपलब्ध हैं।

छात्र

.sv, .svh, .v और .vh स्रोत संपादित करें, अपने PC पर RTL सिमुलेशन चलाएँ और हर रन का रिकॉर्ड किया गया वेवफ़ॉर्म देखें।

स्टार्टअप

Windows या Linux पर स्थानीय फ़ाइलों के साथ काम करें, या साइन इन करके ब्राउज़र से अपना कार्यक्षेत्र खोलें।

ASIC/FPGA टीमें

Roofline दृश्य में गणना थ्रूपुट और मेमोरी बैंडविड्थ की तुलना करें और सहेजे गए टाइमिंग, PPA और साक्ष्य मान जैसे रिकॉर्ड हुए वैसे ही देखें।

सत्यापन इंजीनियर

जो टेस्टबेंच अपने आउटपुट में विफलता बताता है, वह Testbench reported a failure के रूप में दिखता है, और डेस्कटॉप ऐप में सिम्युलेटर की हर त्रुटि संपादक को संबंधित पंक्ति पर खोलती है।

प्रक्रिया और फ़ैब इंजीनियर

Cloud में, Send to vFactory, GDS व्यूअर के लेआउट के साथ Design to wafer खोलता है। vFactory देखें

सुविधाएँ कहाँ चलती हैं

हर होस्ट अपनी समर्थित सुविधाएँ देता है।

  • Flow Navigator में ISA Design: RV64, IM और A प्रोफ़ाइल के साथ RISC-V आयात।
  • QEDA (सुपरकंडक्टिंग transmon और CPW के शोध मॉडल): Windows और Linux डेस्कटॉप पर OpenQASM सर्किट आयात; पैरामीट्रिक लेआउट और विद्युतचुंबकीय विश्लेषण Linux डेस्कटॉप पर।
  • अंतर्निहित HLS (पूर्णांक C उपसमुच्चय से RTL): Linux डेस्कटॉप।
  • Evolve वर्चुअल FPGA उम्मीदवार खोज: Linux डेस्कटॉप।
  • प्रोजेक्ट लिंक साझा करना (Cloud, निजी प्रोजेक्ट): साइन इन ज़रूरी, डिफ़ॉल्ट केवल पढ़ने की पहुँच और लिंक 24 घंटे बाद समाप्त।
  • निजी त्रुटि रिपोर्ट: केवल गंभीर क्रैश या सेव विफल होने के बाद दी जाती है। रिपोर्ट देखकर “रिपोर्ट भेजें” चुनने से पहले कुछ नहीं भेजा जाता; भेजी रिपोर्ट 30 दिन बाद हटाई जाती है।
  • डिस्प्ले भाषाएँ: ऐप में इस साइट की तरह 14 भाषाएँ हैं।

काम करने की जगह चुनें

अपना कार्यक्षेत्र चुनें।

डेस्कटॉप ऐप इस्तेमाल करें, Cloud कार्यक्षेत्र खोलें या CLI को अपने स्वचालन में जोड़ें।

डेस्कटॉप

Windows या Linux पर Digital Design Studio में स्थानीय फ़ाइलों पर काम करें। Windows पर 2.1.2 से बाद के संस्करणों में अपडेट करते समय अब Windows को फिर से शुरू करने के लिए नहीं कहा जाता।

अपना डाउनलोड चुनें

Cloud

Altifigence में साइन इन करें और ब्राउज़र से अपना कार्यक्षेत्र खोलें। जब आप किसी Cloud विंडो पर लौटते हैं, तो उसके संपादक और तैयार हो रहा RTL स्कीमैटिक दोबारा लोड होने के बजाय जैसे थे वैसे ही रहते हैं। प्रोडक्शन बिल्ड में, साइन इन से पहले Cloud प्रारंभ पेज के लिए डाउनलोड होने वाला कोड 1.18 MB से घटकर 0.72 MB (gzip) हो गया, और प्रोजेक्ट सूची के लिए 1.25 MB से घटकर 0.79 MB हो गया।

Cloud में मुफ़्त में शुरू करें

MCP

Linux CLI में alti-mcp शामिल है, जो आपके कंप्यूटर पर चलने वाली एक स्थानीय MCP प्रक्रिया है। Cloud MCP, Account साइन-इन और संगठन की सहमति का उपयोग करता है।

MCP गाइड पढ़ें

Git

Windows ऐप में, Git आपके PC के फ़ोल्डर में मौजूद प्रोजेक्ट पर काम करता है। Source Control में सहेजे गए अंतर देखें, बदलाव स्टेज करें और उन्हें कमिट करें।

स्रोत नियंत्रण गाइड पढ़ें

अक्सर पूछे जाने वाले प्रश्न

RTL सिमुलेशन कहाँ चलता है?
सिमुलेशन आपके PC पर चलता है और कोई Cloud जॉब शुरू नहीं करता।
ऐप चलने के दौरान उसे दोबारा खोलने पर क्या होता है?
Windows पर, और डेस्कटॉप सेशन बस वाले Linux पर, ऐप दोबारा शुरू करने पर चल रही विंडो बहाल होती है और बिना सहेजे गए संपादन बने रहते हैं, दूसरा इंस्टेंस नहीं खुलता।
Windows पर अपडेट कैसे इंस्टॉल होता है?
अपडेट इंस्टॉल होने के दौरान एक संवाद बॉक्स प्रगति दिखाता है, फिर Digital Design Studio बंद होकर नए संस्करण में दोबारा खुलता है।
क्या Agent मेरी प्रोजेक्ट फ़ाइलें पढ़ सकता है?
प्रोजेक्ट पढ़ने की सेटिंग ask होने पर वह फ़ाइलें पढ़ने से पहले मंज़ूरी माँगता है।
सिमुलेशन रन कहाँ रखे जाते हैं?
हर रन प्रोजेक्ट के .alti/sim/ के अंदर अपने अलग फ़ोल्डर में वेवफ़ॉर्म और receipt.json के साथ रखा जाता है। Digital Design Studio सबसे नए 20 रन रखता है।

अपने अगले डिज़ाइन से शुरुआत करें

अपनी परियोजना को सामने लाएँ।