Máy tính
Làm việc với tệp cục bộ trong Digital Design Studio trên Windows hoặc Linux. Trên Windows, việc cập nhật từ 2.1.2 lên các phiên bản sau không còn yêu cầu khởi động lại Windows.
Chọn bản tải xuốngDigital Design Studio
Verilog & SystemVerilog Phát triển RTL.
Windows · Linux · Cloud
Digital Design Studio gom RTL, ISA trong Flow Navigator, ALcad và Agent vào một ứng dụng.
Phát triển Verilog và SystemVerilog, chạy mô phỏng RTL được hỗ trợ và dùng ISA, Evolve, Agent, ALcad cùng vFactory trong Digital Design Studio. RTL và CAD giữ giao diện riêng cho từng loại công việc.
Viết mã
Phát triển Verilog và SystemVerilog.
Chỉnh sửa mã nguồn .sv, .svh, .v và .vh với phân cấp mô-đun và danh sách tín hiệu bên cạnh. Chuyển từ một thể hiện đến mã nguồn tương ứng mà vẫn quan sát được thiết kế xung quanh.
Phân cấp thiết kế
Đi đến các thể hiện mô-đun và vị trí mã nguồn tương ứng mà vẫn theo dõi được cấu trúc dự án.
Danh sách tín hiệu
Xem đầu vào, đầu ra và tín hiệu nội bộ bên cạnh tệp mã nguồn đang mở.
HintsBox trong tệp SystemC
Trong tệp SystemC, HintsBox hiển thị dàn ý cục bộ và gợi ý khai báo, kể cả các lớp sc_module.
- Tệp header dùng .vh được nhận diện và có thể chỉnh sửa.
- Tệp .v cũng có thể là đầu vào dự án RTL tường minh mà bước phát hiện dự án và danh sách tín hiệu sử dụng.
- Define dùng dạng NAME hoặc NAME=VALUE, như SIMULATION hoặc WIDTH=8, không có tiền tố -D của dòng lệnh.
Mô phỏng RTL
Chạy mô phỏng RTL trên PC của bạn.
Mô phỏng chạy trên PC của bạn và không khởi động tác vụ Cloud.
Testbench reported a failure
Testbench báo lỗi trong đầu ra của nó được hiển thị là Testbench reported a failure, ngay cả khi trình mô phỏng thoát bình thường. Trước đây, trường hợp này được hiển thị là đạt.
- Trong ứng dụng desktop, lỗi và cảnh báo của trình mô phỏng được liệt kê kèm tệp dự án và dòng. Chọn một mục để mở trình soạn thảo tại dòng đó.
- Trong chế độ xem Testbench, mỗi package SystemVerilog được gửi đến trình mô phỏng trước các tệp sử dụng nó.
- Run lưu trước các tệp .v, .sv, .svh và .vh đã thay đổi.
- Digital Design Studio giữ 20 lần chạy mới nhất.
- Mỗi lần chạy được lưu trong thư mục riêng dưới .alti/sim/ của dự án, cùng dạng sóng và một receipt.json.
Phân tích
Dùng kết quả để xác định bước tiếp theo.
Phân tích là khu vực xem kết quả dùng chung cho công việc RTL và ISA. Mở Phân tích từ thanh bên trái, chọn một lần chạy đã lưu rồi chọn một tệp kết quả. Danh sách lần chạy nhóm kết quả theo mô-đun.
Điều hướng phân tích
Chuyển giữa các lần chạy đã lưu cùng dạng sóng, sơ đồ, kết quả hiệu năng và báo cáo tương ứng.
Chỉ số trong ngữ cảnh
Perf đọc perf.json của lần chạy đã chọn và hiển thị các quan sát đã lưu dưới dạng chỉ số và biểu đồ.
- Dùng điều hướng dạng sóng để xem dòng thời gian tín hiệu đã ghi, rồi quay lại mã nguồn hoặc ngữ cảnh mô-đun tương ứng.
- Gắn phân tích, truy vết và Evolve với dự án.
Phân tích hiệu năng
Trần tính toán và băng thông bộ nhớ.
So sánh thông lượng tính toán và băng thông bộ nhớ trong chế độ xem Roofline.
Giới hạn tính toán và bộ nhớ
Xác định vị trí của các kernel đã đo so với trần tính toán và băng thông bộ nhớ.
Các lớp biểu đồ
Chọn giới hạn, kernel và nhãn hiển thị cùng bản tóm tắt lần chạy.
Kết quả đã ghi
Timing, PPA và bằng chứng dùng chung một chế độ xem Signoff.
Chế độ xem này trình bày các chỉ số có sẵn và các phần còn thiếu. Phán quyết hoặc ước tính trên UI chỉ hỗ trợ việc xem xét, không phải là timing closure độc lập, phê duyệt sản xuất hay signoff chính thức.
Giá trị đã ghi
So sánh WNS, TNS và các đường lỗi trên một thang cho mỗi đơn vị đã ghi. Xem các giá trị timing, PPA và bằng chứng đã lưu đúng như khi ghi, không tính phán quyết phát hành.
- Kết quả không được hỗ trợ hoặc chưa chạy không hiển thị là thành công.
- Mỗi phần ghi rõ tệp kết quả đã lưu mà nó đọc, như timing.json hoặc ppa.json.
Hỏi
Làm việc với Agent ngay bên thiết kế.
Agent trả lời trong bảng AI và cửa sổ riêng. Khi đọc dự án đặt ở chế độ ask, Agent xin phê duyệt trước khi đọc tệp.
Hỏi Agent ngay bên cạnh thiết kế
Tìm kiếm mặc định tắt cho cả Agent và Own API key.
- Trò chuyện được lưu trong tài khoản 30 ngày nếu bạn không đổi cài đặt. Agent dùng QUOTA hằng tuần của gói; tìm kiếm web cần sự đồng ý riêng.
- Agent và tài nguyên tính toán Cloud dùng chung QUOTA hằng tuần.
- Áp dụng điều kiện về tuổi, khu vực và tổ chức.
ALcad
Chuyển sang CAD ngay trong cùng ứng dụng.
Chọn không gian ALcad từ menu: Schematic, PCB Layout, 3D CAD, 3D Assembly và SI / PI Analysis. Wafer Process & Fab, trước đây nằm trong ALcad, nay nằm trong vFactory. ALcad giữ tên và UI riêng.
Không gian thiết kế mạch
Khám phá linh kiện và các kết nối trên vùng vẽ sơ đồ mạch.
Thuộc tính linh kiện
Kiểm tra linh kiện đã chọn và các tham số mạch của linh kiện đó.
vFactory là khu vực mới bên cạnh DDS và ALcad dành cho quy trình wafer và nhà máy bán dẫn. Khám phá vFactory
Khám phá cách các công việc kết nối với nhau
Từ mã nguồn RTL đến mạch và phân tích.
Tab kết quả đã lưu
Tab kết quả đã lưu quá hẹp để hiển thị đủ tên lần chạy sẽ giữ một phần ngắn giúp phân biệt, như …1 và …2, và chú giải công cụ hiển thị tên đầy đủ. Các kết quả đã lưu có cùng tiêu đề cho biết chúng thuộc lần chạy nào, cả trong tìm kiếm.
Live Run
Chọn Live Run trong phần điều hướng dự án để xem bề mặt chạy mà môi trường đã chọn cung cấp. Dùng Search windows để lọc danh sách cửa sổ của dự án.
QUOTA hằng tuần
Usage hiển thị hạn mức đang áp dụng, lượng còn lại và thời điểm đặt lại của tổ chức đã chọn. QUOTA hằng tuần dùng chu kỳ bảy ngày.
Split Editor Right
Khi menu tab có Split Editor Right, hãy dùng mục này để đặt mã nguồn và sơ đồ hoặc báo cáo của nó cạnh nhau. Báo cáo giữ nguyên ngữ cảnh lần chạy và hiển thị nội dung tệp kết quả.
Flow Navigator
Trong DDS, mở Flow Navigator và chọn chức năng cần dùng. Kết hợp phát triển RTL/SystemVerilog và thiết kế ISA trong một không gian; mở luồng ISA Design từ Flow Navigator. ISA dùng shell, cài đặt, tab và bảng dưới cùng của Digital Design Studio.
Lần theo từng kết nối.
Lần theo mô-đun, cổng và net trên sơ đồ. Chuyển sang phân cấp 3D để xem các phần của một thiết kế lớn kết hợp với nhau như thế nào.
Quy trình từ đầu đến cuối
Thiết kế và sản xuất trong một ứng dụng.
Phiên bản 2.1.2 kết nối thiết kế và sản xuất trong một ứng dụng: thiết kế một khối trong DDS, chuẩn bị mạch và bo mạch trong ALcad và theo dõi nó trở thành wafer trong vFactory.
Mã nguồn và sơ đồ
Xem mã nguồn, sơ đồ cùng đầu vào, đầu ra và tín hiệu nội bộ cạnh nhau.
Bảng lệnh
Nhập tên lệnh trong bảng lệnh để hiển thị phân cấp, dàn ý hoặc dạng sóng.
Phân cấp 3D
Mở testbench bên cạnh phân cấp 3D của các mô-đun trong đó.
Roofline
So sánh các kernel với trần tính toán và băng thông bộ nhớ trong Roofline.
Báo cáo phân tích
Đọc báo cáo của một lần chạy đã lưu cùng dạng sóng, sơ đồ và kết quả hiệu năng.
Mạch trong ALcad
Chuẩn bị mạch và bo mạch trong ALcad, ngay trong cùng ứng dụng.
Wafer trong vFactory
Theo dõi một lô đi qua nhà máy bán dẫn tham chiếu trong 3D.
Trường hợp sử dụng theo vai trò
Dành cho giáo dục, sinh viên, startup và đội ngũ.
Giáo dục
Một ứng dụng gom RTL, ISA trong Flow Navigator, ALcad và Agent, với cùng 14 ngôn ngữ như trang này.
Sinh viên
Chỉnh sửa mã nguồn .sv, .svh, .v và .vh, chạy mô phỏng RTL trên PC của bạn và xem dạng sóng đã ghi của từng lần chạy.
Startup
Làm việc với tệp cục bộ trên Windows hoặc Linux, hoặc đăng nhập và mở không gian làm việc từ trình duyệt.
Đội ngũ ASIC/FPGA
So sánh thông lượng tính toán và băng thông bộ nhớ trong chế độ xem Roofline, rồi xem các giá trị timing, PPA và bằng chứng đã lưu đúng như khi ghi.
Kỹ sư kiểm chứng
Testbench báo lỗi trong đầu ra của nó được hiển thị là Testbench reported a failure, và trong ứng dụng desktop, mỗi lỗi của trình mô phỏng mở trình soạn thảo tại dòng tương ứng.
Kỹ sư quy trình và fab
Trong Cloud, Send to vFactory mở Design to wafer với bố trí từ trình xem GDS. Khám phá vFactory
Môi trường chạy tính năng
Mỗi môi trường cung cấp những gì được hỗ trợ.
- ISA Design trong Flow Navigator: nhập RISC-V với cấu hình RV64, IM và A.
- QEDA (mô hình nghiên cứu transmon siêu dẫn và CPW): nhập mạch OpenQASM trên desktop Windows và Linux; bố trí tham số và phân tích điện từ trên desktop Linux.
- HLS tích hợp (tập con C số nguyên sang RTL): desktop Linux.
- Tìm ứng viên FPGA ảo bằng Evolve: desktop Linux.
- Chia sẻ liên kết dự án (Cloud, dự án cá nhân): cần đăng nhập, mặc định chỉ đọc, liên kết hết hạn sau 24 giờ.
- Báo cáo lỗi riêng tư: chỉ được đề xuất sau sự cố nghiêm trọng hoặc lưu thất bại. Không gửi gì trước khi bạn xem và chọn “Gửi báo cáo”; báo cáo đã gửi bị xóa sau 30 ngày.
- Ngôn ngữ hiển thị: ứng dụng có cùng 14 ngôn ngữ với trang này.
Chọn nơi bạn làm việc
Chọn không gian làm việc của bạn.
Dùng ứng dụng máy tính, mở không gian Cloud hoặc đưa CLI vào quy trình tự động hóa.
Cloud
Đăng nhập Altifigence và mở không gian làm việc từ trình duyệt. Khi bạn quay lại một cửa sổ Cloud, các trình soạn thảo của cửa sổ đó và sơ đồ RTL đang được chuẩn bị vẫn giữ nguyên thay vì tải lại. Trong bản dựng production, mã tải xuống cho trang bắt đầu của Cloud trước khi đăng nhập giảm từ 1,18 MB xuống 0,72 MB (gzip), còn cho danh sách dự án giảm từ 1,25 MB xuống 0,79 MB.
Bắt đầu miễn phí trên CloudDòng lệnh
Sử dụng Altifigence CLI với tập lệnh và quy trình CI.
Đọc hướng dẫn CLIMCP
Linux CLI chứa alti-mcp, một tiến trình MCP cục bộ chạy trên máy tính của bạn. Cloud MCP sử dụng đăng nhập Account và sự đồng ý của tổ chức.
Đọc hướng dẫn MCPGit
Trong ứng dụng Windows, Git hoạt động với các dự án nằm trong thư mục trên PC của bạn. Xem các khác biệt đã lưu, đưa thay đổi vào vùng staging và commit trong Source Control.
Đọc hướng dẫn quản lý mã nguồnCâu hỏi thường gặp
- Mô phỏng RTL chạy ở đâu?
- Mô phỏng chạy trên PC của bạn và không khởi động tác vụ Cloud.
- Điều gì xảy ra khi tôi mở lại ứng dụng trong lúc ứng dụng đang chạy?
- Trên Windows và trên Linux có bus phiên làm việc của môi trường máy tính để bàn, khi mở lại ứng dụng, cửa sổ đang chạy được khôi phục và các chỉnh sửa chưa lưu được giữ lại thay vì mở thêm một phiên chạy ứng dụng.
- Bản cập nhật được cài đặt như thế nào trên Windows?
- Trong khi cài đặt bản cập nhật, hộp thoại hiển thị tiến độ, sau đó Digital Design Studio đóng và mở lại ở phiên bản mới.
- Agent có thể đọc tệp dự án của tôi không?
- Khi đọc dự án đặt ở chế độ ask, Agent xin phê duyệt trước khi đọc tệp.
- Các lần chạy mô phỏng được lưu ở đâu?
- Mỗi lần chạy được lưu trong thư mục riêng dưới .alti/sim/ của dự án, cùng dạng sóng và một receipt.json. Digital Design Studio giữ 20 lần chạy mới nhất.
Bắt đầu với thiết kế tiếp theo của bạn