Digital Design Studio
एक ही उत्पाद कार्यक्षेत्र में RTL/SystemVerilog विकास, ISA डिज़ाइन, समर्थित विश्लेषण, सत्यापन और Evolve पर काम करें, और डिज़ाइन के साथ Agent का उपयोग करें।
कार्यस्थान देखेंवर्कस्पेस देखने के लिए किसी बिंदु पर पॉइंटर ले जाएँ या उसे चुनें।
सहेजे गए रन और उनके वेवफ़ॉर्म, स्कीमैटिक, प्रदर्शन परिणाम और रिपोर्ट देखें।
प्रदर्शन चार्ट को उसकी व्याख्या और स्रोत आर्टिफ़ैक्ट के साथ देखें।
हर रिकॉर्ड इकाई के लिए एक ही पैमाने पर WNS, TNS और विफल पथों की तुलना करें।
हर अनुभाग उस सहेजी गई परिणाम फ़ाइल का नाम दिखाता है जिसे वह पढ़ता है, जैसे timing.json या ppa.json।
मापे गए कर्नेल को गणना और मेमोरी सीमाओं के सापेक्ष देखें।
रन सारांश के साथ दिखने वाली सीमाएँ, कर्नेल और लेबल चुनें।
प्रोजेक्ट संरचना बनाए रखते हुए मॉड्यूल इंस्टेंस और उनके स्रोत स्थान देखें।
सक्रिय सोर्स फ़ाइल के साथ इनपुट, आउटपुट और आंतरिक सिग्नल देखें।
मॉड्यूल की जाँच करें और स्कीमैटिक में उसके आने-जाने वाले कनेक्शन देखें।
चुने गए सेल के पोर्ट, नेट, सिग्नल श्रेणियाँ और जुड़े हुए सेल देखें।
स्कीमैटिक कैनवास पर घटक और उनके कनेक्शन देखें।
चुने गए घटक और उसके सर्किट पैरामीटर देखें।
Agent और Cloud कंप्यूट वही साप्ताहिक QUOTA उपयोग करते हैं, जो प्रोजेक्ट पैनल और सेटिंग में दिखता है।
सहेजी गई बातचीत खोलें, या AI सेटिंग में संग्रहण अवधि, वेब खोज और प्रोजेक्ट पढ़ने की मंज़ूरी बदलें।
