Digital Design Studio
Работайте с RTL/SystemVerilog, проектированием ISA, поддерживаемым анализом, проверкой и Evolve в едином пространстве продукта — с Agent рядом с проектом.
Открыть рабочее пространствоНаведите курсор на точку или выберите её, чтобы узнать больше.
Переходите между сохранёнными запусками, осциллограммами, схемами, результатами и отчётами.
Сопоставляйте график производительности с интерпретацией и исходным артефактом.
Сравнивайте WNS, TNS и проваленные пути на одной шкале для каждой записанной единицы.
Каждый раздел называет сохранённый файл результата, который он читает, например timing.json или ppa.json.
Сопоставляйте измеренные ядра с пределами вычислений и памяти.
Выбирайте пределы, ядра и подписи рядом со сводкой запуска.
Переходите к экземплярам модулей и их исходному коду, сохраняя структуру проекта в поле зрения.
Просматривайте входы, выходы и внутренние сигналы рядом с активным исходным файлом.
Выберите модуль и проследите его входящие и исходящие соединения на схеме.
Изучайте порты, цепи, категории сигналов и соседние элементы выбранной ячейки.
Изучайте компоненты и их соединения на схеме.
Просматривайте выбранный компонент и параметры схемы.
Agent и вычисления Cloud расходуют одну еженедельную QUOTA, показанную в панели проекта и в настройках.
Открывайте сохранённые чаты или меняйте срок хранения, веб-поиск и подтверждение чтения проекта в настройках AI.
