Digital Design Studio
Réunissez le développement RTL/SystemVerilog, la conception ISA, les analyses et vérifications prises en charge et Evolve dans un même espace produit, avec Agent à côté de votre conception.
Explorer l’espace de travailSurvolez ou sélectionnez un point pour explorer l’espace de travail.
Parcourez les exécutions enregistrées, leurs chronogrammes, schémas, résultats et rapports.
Examinez le graphique de performance avec son interprétation et l’artefact source.
Comparez WNS, TNS et chemins en échec sur une même échelle pour chaque unité enregistrée.
Chaque section indique le fichier de résultat enregistré qu’elle lit, comme timing.json ou ppa.json.
Situez les noyaux mesurés par rapport aux limites de calcul et de mémoire.
Choisissez les limites, noyaux et étiquettes affichés près du résumé.
Parcourez les instances de modules et leur code en conservant la structure du projet.
Examinez les entrées, sorties et signaux internes à côté du fichier actif.
Inspectez un module et suivez ses connexions entrantes et sortantes dans le schéma.
Examinez les ports, nets, catégories de signaux et voisins connectés de la cellule sélectionnée.
Explorez les composants et leurs connexions sur le schéma.
Consultez le composant sélectionné et ses paramètres.
Agent et le calcul Cloud utilisent la même QUOTA hebdomadaire, affichée dans le panneau du projet et dans les paramètres.
Ouvrez les conversations conservées ou modifiez la conservation, la recherche web et l’approbation des lectures du projet dans les paramètres AI.
