Passa il puntatore su un punto o selezionalo per esplorare l’area di lavoro.
Esplora esecuzioni salvate e relative forme d’onda, schemi, risultati e rapporti.
Esamina il grafico delle prestazioni insieme all’interpretazione e all’artefatto sorgente.
Consulta metriche di prestazione, interpretazione e artefatti di supporto in un rapporto.
Confronta i risultati con i requisiti e consulta la prossima azione per ogni controllo.
Controlla periodo di clock, tempo di arrivo, frequenza stimata e margine delle risorse dell’esecuzione attuale.
Esamina timing, potenza, area ed evidenze nel pannello di signoff.
Segui la gerarchia attraverso blocchi di moduli, porte e connessioni instradate.
Esamina il modulo selezionato e scegli quali livelli di dati, segnali, clock ed etichette mostrare.
Esplora moduli RTL e connessioni in una gerarchia tridimensionale.
Esplora istanze di moduli e sorgenti mantenendo visibile la struttura del progetto.
Consulta ingressi, uscite e segnali interni accanto al file attivo.
Modifica SystemVerilog con la gerarchia dei moduli e la struttura dei segnali accanto al codice.
Esamina un modulo e segui le connessioni in ingresso e in uscita nello schema.
Consulta porte, reti, categorie di segnali ed elementi connessi della cella selezionata.
Segui moduli, porte e reti nello schema gerarchico.
Analisi incrementale di grandi basi RTL e moduli con milioni di righe in meno di 40 secondi
Compatibilità completa con lo standard IEEE 1800-2017 SystemVerilog e le specifiche formali Sail
Riduci i cicli di debug con analisi DRC e CDC automatiche prima della sintesi
Un progetto hardware open source di riferimento, sintetizzato e verificato con gli strumenti Altifigence.
Un server di linguaggio nativo C++/Rust indicizza incrementalmente grandi basi RTL per progetti con milioni di porte in meno di 40 secondi. Diagnostica errori di sintassi, driver multipli, attraversamenti di domini di clock (CDC) e problemi di connessione dei segnali durante la scrittura del codice.
Un ambiente CAD hardware per acquisizione di schemi, routing differenziale ad alta velocità e verifiche in tempo reale delle distanze negli assiemi 3D.
Analizza margini temporali, profondità logica e vincoli di area per esplorare varianti di circuito e blocca il 100% delle discrepanze funzionali tramite controlli di verifica formale.
Collega agenti IA esterni al motore AST locale tramite Model Context Protocol, con test di regressione in sandbox cloud isolate.
Caricamento delle notizie.
Digital Design Studio
ALcad
Altifigence Cloud
Esplora Digital Design Studio con Evolve, ALcad, Cloud, API, CLI e MCP per il tuo sviluppo di chip.
Guide tecniche per analisi AST e sintesi, riferimenti dei prodotti, specifiche API e CLI e integrazioni MCP.
Informazioni aziendali e contatti ufficiali per investitori, partner globali e collaborazioni nell’ecosistema.
Supporto bidirezionale completo per formati standard ampiamente validati nel settore dei semiconduttori, per interoperare agevolmente con gli strumenti EDA esistenti.
Usa NVIDIA CUDA-X per accelerare le complesse pipeline di calcolo alla base di progettazione e verifica, tra cui analisi RTL su larga scala, indicizzazione AST e simulazione.
I protocolli aperti consentono agli agenti di ingegneria di usare diagnosi AST e analisi di sintesi Altifigence tramite un’interfaccia comune.
