Console Altifigence Cloud
English한국어日本語繁體中文РусскийEspañol简体中文DeutschPortuguês (Brasil)हिन्दीTiếng ViệtFrançaisBahasa IndonesiaItaliano
Console Altifigence Cloud

RTL to vFactoryEDA, CAD e simulazione di nuova generazione

Dalla progettazione RTL a circuiti, PCB, 3D (ALcad) e simulazione di processi e fonderia (fabbrica virtuale), tutto collegato in un’unica applicazione Digital Design Studio.

Inizia gratis Vedi i prezzi Inizia gratis in Cloud
FileEditViewGo
rtl altifigence-v002 LLM rtl core cvo CVO_top.sv
41module CVO_top (
// The sub_emax bf16_add (align + 25-bit add + normalize) is the integrated worst
// path; even after the 1a/1b split the align+add together were too long, so the
// barrel-shift align and the 25-bit add are now separated by their own register
// (sa0 holds the sign-extended aligned operands). Latency +1, bit-identical.
bf16_t sa_av_wire, sa_bv_wire;
logic [ 7:0] sa_emax_wire;
logic [23:0] sa_aa_wire, sa_ba_wire;
always_comb begin : comb_sub_emax_align
sa_av_wire = to_bf16(in_data_s0);
sa_bv_wire = to_bf16({~in_emax_s0[15], in_emax_s0[14:0]}); // -e_max
sa_emax_wire = (sa_av_wire.exp > sa_bv_wire.exp) ? sa_av_wire.exp : sa_bv_wire.exp;
sa_aa_wire = align_to_emax(sa_av_wire, sa_emax_wire);
sa_ba_wire = align_to_emax(sa_bv_wire, sa_emax_wire);
end
// Stage sa0 — register the sign-extended aligned operands (align off the adder).
logic signed [24:0] sa0_aa, sa0_ba;
logic [ 7:0] sa0_emax;
logic [15:0] sa0_pass;
logic sa0_subemax;
logic sa0_valid;
always_ff @(posedge clk) begin
if (!rst_n || i_clear) begin
sa0_valid <= 1'b0;
end else begin
sa0_aa <= $signed({sa_aa_wire[23], sa_aa_wire});
sa0_ba <= $signed({sa_ba_wire[23], sa_ba_wire});
sa0_emax <= sa_emax_wire;
sa0_pass <= in_data_s0;
sa0_subemax <= uop_flags.sub_emax;
sa0_valid <= in_valid_s0;
end
end
// Stage 1a-back — the 25-bit signed add, now isolated on its own register stage.
logic signed [24:0] sa_sum;
logic [ 7:0] sa_emax;
logic [15:0] sa_pass; // in_data_s0 carried for the non-sub_emax case
logic sa_subemax;
logic sa_valid;
always_ff @(posedge clk) begin
if (!rst_n || i_clear) begin
sa_valid <= 1'b0;
end else begin
sa_sum <= sa0_aa + sa0_ba;
sa_emax <= sa0_emax;
sa_pass <= sa0_pass;
sa_subemax <= sa0_subemax;
sa_valid <= sa0_valid;
end
end
altifigence_npu_top · 3f9c2a1eShow90%
clk_corerst_n_core6460256256256m_axisu_npu_frontendctrl_npu_frontendclkrst_ninst_data[63:0]instruction[63:0]kicku_decoderctrl_npu_decoderinstruction[63:0]kickgemm_validgemv_validcvo_validop_x64[59:0]u_Global_SchedulerGlobal_Schedulerclkrst_nissue_validgemm_readygemv_readycvo_readyu_systolic_engineGEMM_systolic_topvalidop[59:0]weight[255:0]data[255:0]result[255:0]doneu_GEMV_topGEMV_topvalidop[59:0]data[255:0]result[255:0]doneu_CVO_topCVO_topvalidop[59:0]data[255:0]result[255:0]doneu_mem_dispatchermem_dispatcherclkrst_ns_axi[511:0]weight[255:0]data[255:0]read_validwrite_readyu_norm_lowergemm_result_normalizerdata[255:0]validout[255:0]readyu_packerFROM_gemm_result_packergemm[255:0]gemv[255:0]cvo[255:0]m_axis[255:0]m_valid
Search messages, codes and tagsAll levels
editor · DDS-A100Output panel ready.
editor · DDS-A100Split view enabled (horizontal).
Save · DDS-W100File saved.
editor · DDS-A100Split view closed.
editor · DDS-A100Split view enabled (horizontal).
Save · DDS-W100File saved.
Sample workspaceCVO_top.sv · Ln 123, Col 1 · SplitSystemVerilog
<40s
Indicizzazione AST rapida1

Analisi incrementale di grandi basi RTL e moduli con milioni di righe in meno di 40 secondi

100%
Conformità sintattica2

Tutti i casi di una suite di regressione sintattica IEEE 1800-2017 SystemVerilog designata superati

10x
Cicli di verifica più brevi3

Riduci i cicli di debug con analisi DRC e CDC automatiche prima della sintesi

Zero
Interfacce aperte senza vincoli al fornitore4

Collega le pipeline esistenti tramite MCP e CLI

La tua IA preferita. I tuoi strumenti di progettazione abituali.

Integrazioni di modelli IA5
OpenAI
Anthropic Claude
xAI Grok
Z.ai
Tecnologie e strumenti supportati5
IEEE SystemVerilog
UVM
SystemC
IP-XACT
Verilator
Google XLS
Python
Git
GitHub
GitLab

Hardware open source progettato con Altifigence6

Un progetto hardware open source di riferimento, sintetizzato e verificato con gli strumenti Altifigence.

PCCX.ai Documentazione del progetto GitHub

Ultime notizie

Vedi tutte

Caricamento delle notizie.

Note di rilascio

Altifigence Docs

Una piattaforma per sviluppare hardware.

Digital Design Studio

  • IDE SystemVerilog e Verilog orientato al lavoro locale
  • Simulazione RTL, tracce e analisi delle forme d’onda VCD
  • Progettazione ISA ed Evolve nel Flow Navigator
  • Agent con approvazione delle letture del progetto

ALcad

  • Schemi e layout PCB in un unico spazio CAD
  • Spazi di lavoro per CAD 3D e assemblaggio 3D
  • Simulazione di circuiti e importazione di modelli SPICE dei produttori
  • Output Gerber X2 e file di foratura Excellon

Altifigence Cloud

  • Spazi di lavoro di progetto nel browser
  • Integrazioni CLI e MCP
  • QUOTA settimanale condivisa tra esecuzioni Cloud e Agent
  • Condivisione di progetti tramite link, in sola lettura per impostazione predefinita

Strumenti e collaborazione a un clic.

Piattaforma per sviluppatori

Sviluppa con Altifigence

Esplora Digital Design Studio con Evolve, ALcad, Cloud, API, CLI e MCP per il tuo sviluppo di chip.
Documentazione

Documentazione per sviluppatori

Guide tecniche per analisi AST e sintesi, riferimenti dei prodotti, specifiche API e CLI e integrazioni MCP.
Investimenti e partner

Richieste di investimento e collaborazione

Informazioni aziendali e contatti ufficiali per investitori, partner globali e collaborazioni nell’ecosistema.

Impara con Altifigence Academy

Esplora i corsi
01 / Progettazione digitaleGratuito · Introduttivo

Circuiti logici digitali

Dai segnali digitali e dalle porte AND, OR, XOR alla progettazione di circuiti combinatori, latch, flip-flop, contatori e macchine a stati. Collegate tabelle, formule, circuiti e forme d’onda e verificate con esercitazioni RTL. Gli approfondimenti facoltativi estendono a datapath e interfacce.

Logica combinatoria e sequenzialeSystemVerilog
Vedi il corso
02 / Progettazione digitaleGratuito · Fondamenti

Fondamenti di progettazione RTL

Descrivi circuiti digitali in SystemVerilog. Studia tipi, larghezze, segno, logica combinatoria e sequenziale, moduli, parametri e generate. Verifica limiti e difetti con testbench indipendenti, poi collega impulsi periodici a un accumulatore e conserva risultati riproducibili.

SystemVerilogProgettazione di moduli
Vedi il corso
03 / Progettazione digitaleIn preparation

RTL Design: Datapaths & Pipelines

Build a small computing system by connecting arithmetic and control, then explore pipelined execution.

DatapathsPipelines
Vedi il corso