Digital Design Studio 2.1.2：設計旁的虛擬晶圓廠vFactory與可追溯來源的ALcad模型

Digital Design Studio 2.1.2.1是2.1.2版的首個公開組建。它在DDS與ALcad旁開啟第三個領域。vFactory是同一個應用程式中的虛擬半導體晶圓廠：走進參考晶圓廠四處參觀、觀看生產模擬在廠內運作、深入EUV曝光機內部，並看看DDS中的佈局如何變成晶圓。

ALcad現在匯入製造商模型時會記錄其來源，並以來源明確的製造規則檢查電路板，製程設計套件選擇器也會顯示每個套件的來源。以下介紹各項新功能。

設計旁的虛擬晶圓廠：vFactory

從產品選單選擇vFactory，就能像在DDS與ALcad之間切換一樣進入晶圓廠。第一個畫面會開啟我們自行打造的參考邏輯晶圓廠：300台設備（包含4台EUV曝光機）以實際尺寸配置在無塵室、風扇層、次廠房（subfab）與公用設施層四個樓層。

設備數量可在200到400台之間調整；匯入完整的晶圓廠模型時，vFactory會自動配置區域、設備排列，以及連接儲存櫃與裝載埠的天花板軌道網路。參考晶圓廠是我們自行打造的合成範例，並未仿造任何公司的工廠，其中所有數值都是有文件說明的假設，因此你可以了解晶圓廠的運作方式，而不會把範例誤當成真實工廠資料。

走進晶圓廠參觀

選擇Walk，就會以人眼高度從更衣室出發。用W、A、S、D或方向鍵移動，按住Shift加快速度，按E打開附近的門。牆壁、門與設備會像真實建築一樣擋住去路，因此穿過空氣浴塵室走向製程區的路線，感覺就像實地參觀，而不是飛越式瀏覽。

其他檢視方式可幫你掌握方位。娃娃屋檢視會把四個樓層分開呈現，2D地圖仍是可編輯的平面圖，在小地圖上點選位置就能走過去。標籤會說明設備與製程區，Measure以公釐為單位顯示距離與高度差，樓層之間則以樓梯或電梯移動。

觀看晶圓廠模擬的過程

場景背後運行著離散事件晶圓廠模擬。將晶圓批投入參考晶圓廠後，引擎會排定每一個步驟，包括派工、批次處理、換線準備、故障與保養。每次執行都有種子值（seed），同樣的模型與種子值一定會得到相同結果。

執行結束後，可以在3D晶圓廠中重播。你可以暫停、從實際速度加快到最高100,000倍，或直接跳到任何時間點。設備狀態、批次與設備之間的FOUP移動都會完全依照引擎記錄的事件重現，設備與晶圓批檢視器則會並列顯示所選時間點的數值與最終結果。

選擇蝕刻設備或檢測設備時，會開啟以公開實測資料（BOSCH電漿蝕刻與SECOM資料集）建立的小型模型。每個面板都會標明來源、顯示輸入與測試指標，並註明這是教學示範。

走進EUV曝光機

晶圓廠中的每台EUV曝光機都可以打開來看。內部檢視會顯示光從光源到晶圓所經過的路徑，並可在NXE、High-NA與Hyper-NA之間切換，掃描動作的時序則取自與計算面板相同的光預算引擎。

EUV計算面板會逐步追蹤光預算：光源能量有多少抵達中間焦點、通過Mo/Si多層膜反射鏡後還剩多少，以及最後有多少到達晶圓。你可以從可編輯的範例開始，並看到每項假設都被清楚標示為假設。

從你的佈局到虛擬晶圓

在Cloud中，點選DDS GDS檢視器中的Send to vFactory，就能看看佈局在300 mm晶圓上可能的結果。vFactory會開啟Design to wafer，依佈局尺寸計算晶粒圖，將晶圓批投入參考晶圓廠，並以Poisson、Murphy與群聚良率模型呈現良率，每個模型都會顯示其缺陷密度假設。生產週期時間來自晶圓廠模擬，結果也可以隨專案儲存。

來源可追溯的ALcad模型與規則

現在可以直接從製造商網頁匯入製造商的SPICE模型。ALcad會原封不動保存原始檔案，記錄其來源（網址、檔名、SHA-256雜湊、時間與授權），並告訴你它是一般SPICE、PSpice、LTspice、加密格式還是Verilog-A，讓你在以它為基礎設計電路之前，就知道哪些能執行。在Cloud中匯入的模型僅供你本人使用。

電路板方面，製造DRC會依據來源明確且版本固定的製造商規則集檢查佈局。這些檢查已在一組參考電路板上與KiCad 9的結果比對，結果面板也會說明所依據的規則與比對。

Linux桌面應用程式中的QEDA新增transmon焊墊、四分之一波長CPW共振器與饋線的參數化單元。執行DRC後，會針對同一個幾何形狀顯示理想CPW的阻抗與共振頻率估算值；修改輸入後，舊的估算值會隱藏，直到你重新執行檢查。

顯示來源的製程設計套件

選擇製程設計套件（PDK）時，選擇器現在會顯示它的來源：發布連結、授權條款、通往製造的途徑、上游專案的成熟度，以及Digital Design Studio已驗證的範圍。無法實際製造的套件會清楚標示。可展開的指南會說明能把設計做成真正晶片的公開共乘（shuttle）計畫。

模擬引擎也以已知精確解的問題進行檢查：SPICE使用分壓器與RC、RL、RLC電路，擴散使用高斯與erf分布，FDTD使用平面波、完美導體、菲涅耳反射與共振，並量測解析度提高時誤差縮小的速度。

其他變更

只重新啟動應用程式的更新。 在Windows上，應用程式內更新現在只會重新啟動Digital Design Studio，而不會要求你重新啟動Windows。

一眼掌握通知。 儀表板會顯示通知氣泡，通知清單也更容易瀏覽。

從上次中斷處繼續。 回到視窗時，尚未儲存的編輯內容與先前開啟的面板都會保留。

更快進入Cloud。 儀表板與設定視窗現在會在開啟時才載入，因此Cloud第一個頁面下載的程式碼大幅減少。

14種語言。 vFactory的畫面、導覽與計算面板，和應用程式的其他部分一樣支援全部14種介面語言。

已知限制。 在搭載Intel Iris Xe顯示晶片的電腦上，每次開啟再關閉EUV曝光機的內部檢視，共用GPU記憶體用量就會增加約16.6 MB；每次將3D quality在Medium與Low之間切換，則會增加約32–36 MB。後續版本會修正這個問題。

2.1.2版以一個應用程式串起設計與製造：在DDS設計區塊，在ALcad準備電路與電路板，在vFactory追蹤它變成晶圓的過程。打開vFactory並開始導覽，看看你的設計將走向何處。

資源

• 下載

• 文件