Digital Design Studio 2.1.2：設計の隣にある仮想ファブvFactory、出典をたどれるALcadのモデル

Digital Design Studio 2.1.2.1は、バージョン2.1.2初の公開ビルドです。DDSとALcadの隣に3つ目の領域が加わります。vFactoryは同じアプリの中にある仮想の半導体ファブです。リファレンスファブを歩いて見て回り、生産シミュレーションがファブの中で動く様子を眺め、EUV露光装置の内部をのぞき、DDSのレイアウトがウェーハになるまでをたどれます。

ALcadはメーカーのモデルを取り込むときに出典を記録し、出典が明確な製造ルールでボードを検査できるようになりました。プロセスデザインキットの選択画面には各キットの出自が表示されます。新しくなった点を順に紹介します。

設計の隣にある仮想ファブ、vFactory

製品メニューからvFactoryを選ぶと、DDSとALcadを行き来するのと同じようにファブへ切り替わります。最初の画面には、私たちが独自に作ったリファレンスロジックファブが開きます。EUV露光装置4台を含む300台の装置が、クリーンルーム、ファンデッキ、サブファブ、ユーティリティ階の4つのフロアに実寸で配置されています。

装置の数は200台から400台の間で変えられ、完成したファブモデルを取り込めば、エリア、装置の列、そしてストッカーとロードポートを結ぶ天井のレール網をvFactoryが自動で配置します。リファレンスファブは独自に作った合成の例です。どの企業の工場も模倣しておらず、すべての数値は文書で示した仮定なので、例を実際の工場データと取り違えることなく、ファブの仕組みを学べます。

ファブの中を歩いて見て回る

Walkを選ぶと、人の目の高さでガウニングルームから始まります。W・A・S・Dまたは矢印キーで移動し、Shiftで速く進み、近くの扉はEで開けます。壁や扉、装置が実際の建物と同じように行く手をふさぐので、エアシャワーを抜けて工程エリアへ向かう道のりは、空を飛ぶ映像ではなく本当の見学のように感じられます。

位置を見失わないための表示もあります。ドールハウス表示は4つのフロアを引き離して見せ、2Dマップはそのまま編集できるフロアプランです。ミニマップで地点を選べば、そこまで歩いていきます。タグは装置と工程エリアを説明し、Measureは距離と高さの差をmm単位で示します。フロア間は階段かエレベーターで移動します。

ファブシミュレーションを画面で見る

シーンの裏では離散事象型のファブシミュレーションが動いています。リファレンスファブにロットを投入すると、エンジンがディスパッチ、バッチ処理、段取り、故障、保守を含むすべての工程を計画します。実行にはシードがあり、同じモデルと同じシードからは常に同じ結果が得られます。

実行が終わったら、3Dのファブで再生できます。一時停止したり、実時間から最大100,000倍まで速めたり、任意の時点へすぐ移動したりできます。装置の状態、バッチ、装置間のFOUPの移動はエンジンが記録したイベントどおりに正確に再現され、装置とロットのインスペクターは選んだ時点の値と最終結果を並べて表示します。

エッチング装置や検査装置を選ぶと、公開された実測データ（BOSCHプラズマエッチング、SECOM）から作った小さなモデルが開きます。各パネルは出典、入力、テスト指標を示し、教育用のデモであることも表示します。

EUV露光装置の内部へ

ファブ内のEUV露光装置は1台ずつ開いて見られます。内部表示は光源からウェーハまで光が通る道筋を示し、NXE・High-NA・Hyper-NAを切り替えられます。スキャン動作のタイミングは計算パネルと同じ光量バジェットのエンジンから取得します。

EUV計算パネルは光量バジェットを順にたどります。光源のエネルギーが中間集光点までどれだけ届き、Mo/Si多層膜ミラーを通ってどれだけ残り、ウェーハにどれだけ届くかを計算します。編集できる例から始められ、仮定はすべて仮定として表示されます。

レイアウトから仮想ウェーハまで

CloudでDDSのGDSビューアーにあるSend to vFactoryをクリックすると、レイアウトが300 mmウェーハ上でどうなるかを確認できます。vFactoryはDesign to waferを開き、レイアウトの大きさからダイマップを計算し、リファレンスファブにロットを投入して、Poisson・Murphy・クラスター歩留まりモデルで歩留まりを示します。各モデルの欠陥密度の仮定も表示されます。サイクルタイムはファブシミュレーションから求められ、結果はプロジェクトに保存できます。

出典をたどれるALcadのモデルとルール

メーカーのSPICEモデルを、メーカーのページから直接取り込めるようになりました。ALcadは元のファイルを変更せずに保管し、出典（アドレス、ファイル名、SHA-256ハッシュ、日時、ライセンス）を記録して、プレーンなSPICE、PSpice、LTspice、暗号化、Verilog-Aのどれかを知らせます。そのため、回路を組む前に何が動くかがわかります。Cloudで取り込んだモデルは本人だけが使えます。

ボードについては、出典が明確でバージョンが固定されたメーカーのルールで製造DRCを行います。このチェックは基準ボードでKiCad 9の結果と比較しており、結果パネルはどのルールとどの比較に基づいているかを示します。

LinuxデスクトップアプリのQEDAには、トランズモンパッド、1/4波長CPW共振器、フィードラインのパラメトリックセルが加わりました。DRCを実行すると、同じ形状に対する理想的なCPWのインピーダンスと共振周波数の推定値を表示します。入力を変えると、チェックをやり直すまで古い推定値は隠されます。

出自がわかるプロセスデザインキット

プロセスデザインキット（PDK）を選ぶとき、その出自が表示されるようになりました。配布元へのリンク、ライセンス条件、製造までの経路、上流プロジェクトの成熟度、Digital Design Studioが検証した範囲を確認できます。実際には製造できないキットは、そのことをはっきり示します。展開できるガイドでは、設計を実際のチップにできる公開シャトルプログラムを説明しています。

シミュレーションエンジンは、厳密解がわかっている問題でもチェックしています。SPICEは分圧回路とRC・RL・RLC回路、拡散はガウス分布とerf分布、FDTDは平面波・完全導体・フレネル反射・共振で確かめ、解像度を上げたときに誤差がどれだけ速く小さくなるかを測定します。

その他の変更点

アプリだけを再起動するアップデート。 Windowsでは、アプリ内アップデートの後にWindowsの再起動を求めず、Digital Design Studioだけを再起動します。

ひと目でわかる通知。 ダッシュボードに通知バルーンが表示され、通知一覧も見やすくなりました。

続きから再開。 ウィンドウに戻ると、保存していない編集内容と開いていたパネルがそのまま残っています。

Cloudの起動がより速く。 ダッシュボードと設定ウィンドウは開いたときに読み込まれるようになり、Cloudの最初のページでダウンロードするコードが大幅に減りました。

14の言語。 vFactoryの画面、ツアー、計算パネルも、アプリのほかの部分と同じく14のインターフェース言語で使えます。

既知の制限事項。 Intel Iris Xeグラフィックスを搭載したパソコンでは、EUV露光装置の内部表示を開いて閉じるたびに共有GPUメモリの使用量が約16.6 MB増え、3D qualityをMediumとLowの間で切り替えるたびに約32–36 MB増えます。この問題は今後のリリースで修正します。

バージョン2.1.2は、設計と製造を一つのアプリでつなぎます。DDSでブロックを設計し、ALcadで回路とボードを準備し、vFactoryでウェーハになるまでをたどれます。vFactoryを開いてツアーを始め、設計の行き先を確かめてください。

関連情報

• ダウンロード

• ドキュメント