Digital Design Studio 2.1.2: 설계 옆의 가상 팹 vFactory와 출처를 기록하는 ALcad

Digital Design Studio 2.1.2.1은 버전 2.1.2의 첫 공개 빌드입니다. 이번 버전은 DDS와 ALcad 옆에 세 번째 영역을 엽니다. vFactory는 같은 앱 안의 가상 반도체 팹입니다. 레퍼런스 팹을 걸어서 둘러보고, 생산 시뮬레이션이 팹 안에서 움직이는 모습을 보고, EUV 노광기 안을 들여다보고, DDS의 레이아웃이 웨이퍼가 되는 과정을 따라갈 수 있습니다.

ALcad는 이제 제조사 모델을 가져올 때 출처를 함께 기록하고, 출처가 분명한 제조 규칙으로 보드를 검사합니다. 공정 설계 키트를 고를 때는 키트마다 어디서 왔는지도 보입니다. 달라진 점을 하나씩 소개합니다.

설계 옆의 가상 팹, vFactory

제품 메뉴에서 vFactory를 고르면 DDS와 ALcad 사이를 오가듯 팹으로 넘어갑니다. 첫 화면에는 직접 만든 레퍼런스 로직 팹이 열립니다. EUV 노광기 4대를 포함한 장비 300대가 클린룸, 팬 데크, 서브팹, 유틸리티 층의 네 층에 실제 크기로 배치되어 있습니다.

예제를 장비 200–400대 사이로 바꾸거나, 팹 모델 전체를 가져와 구역과 장비 열, 그리고 스토커·로드 포트로 이어지는 천장 레일망을 vFactory가 자동으로 배치하게 할 수 있습니다. 레퍼런스 팹은 직접 만든 합성 예제입니다. 어느 회사의 공장도 본뜨지 않았고 모든 수치는 문서로 밝힌 가정이라, 예제를 실제 공장 자료로 오해하지 않고 팹이 돌아가는 방식을 익힐 수 있습니다.

팹 안을 걸어서 둘러보기

Walk를 고르면 사람 눈높이에서 방진복실부터 시작합니다. W·A·S·D나 방향 키로 움직이고, Shift를 누르면 빨라지며, 가까운 문은 E로 엽니다. 벽과 문과 장비가 실제 건물처럼 길을 막기 때문에, 에어 샤워를 지나 공정 구역까지 가는 길이 날아다니는 화면이 아니라 실제 방문처럼 느껴집니다.

길을 잃지 않게 돕는 보기도 있습니다. 돌하우스 보기는 네 층을 떼어서 보여 주고, 2D 지도는 그대로 고칠 수 있는 평면도이며, 미니맵에서 한 지점을 고르면 그곳까지 걸어갑니다. 태그는 장비와 공정 구역을 설명하고, Measure는 거리와 높이 차를 mm 단위로 알려 줍니다. 층 사이는 계단이나 엘리베이터로 오갑니다.

팹 시뮬레이션을 화면으로 보기

장면 뒤에서는 이산사건 팹 시뮬레이션이 돌아갑니다. 레퍼런스 팹에 로트를 투입하면 엔진이 디스패치, 배치 묶음, 셋업, 고장, 정비까지 모든 단계를 일정에 맞춰 처리합니다. 실행마다 seed가 있어서, 같은 모델과 같은 seed는 언제나 같은 결과를 냅니다.

실행이 끝나면 3D 팹에서 다시 볼 수 있습니다. 멈추거나, 실제 속도부터 100,000배까지 빠르게 돌리거나, 원하는 시점으로 바로 넘어갈 수 있습니다. 장비 상태, 배치, 장비 사이 FOUP 이동이 엔진이 기록한 이벤트 그대로 재생되고, 장비·로트 정보 창은 선택한 시각의 값을 최종 결과 옆에 보여 줍니다.

식각 장비나 검사 장비를 고르면 공개된 실측 데이터(BOSCH 플라스마 식각, SECOM)로 만든 작은 모델이 열립니다. 각 패널은 출처와 입력값, 시험 지표를 보여 주고, 교육용 시연이라는 점을 함께 표시합니다.

EUV 노광기 안으로

팹 안의 EUV 노광기는 하나하나 열어 볼 수 있습니다. 내부 보기는 광원에서 웨이퍼까지 빛이 지나가는 길을 보여 주고, NXE·High-NA·Hyper-NA를 바꿔 가며 볼 수 있으며, 스캔 동작의 타이밍은 계산 패널과 같은 광 예산 엔진에서 가져옵니다.

EUV 계산 패널은 광 예산을 차례로 따라갑니다. 광원의 에너지가 중간 초점까지 얼마나 오는지, Mo/Si 다층막 거울을 지나며 얼마나 남는지, 웨이퍼에는 얼마나 닿는지 계산합니다. 고칠 수 있는 예제에서 시작하며, 가정은 모두 가정이라고 표시됩니다.

내 레이아웃에서 가상 웨이퍼까지

Cloud에서는 DDS의 GDS 뷰어에서 Send to vFactory를 누르면 레이아웃이 300 mm 웨이퍼에서 어떤 결과를 낼지 볼 수 있습니다. vFactory는 Design to wafer를 열어 레이아웃 크기로 다이 맵을 계산하고, 레퍼런스 팹에 로트를 투입한 뒤, Poisson·Murphy·군집 수율 모델로 수율을 보여 줍니다. 모델마다 결함 밀도 가정이 함께 표시됩니다. 사이클 타임은 팹 시뮬레이션에서 나오고, 결과는 프로젝트에 저장할 수 있습니다.

출처가 남는 ALcad 모델과 규칙

이제 제조사 SPICE 모델을 제조사 페이지에서 바로 가져올 수 있습니다. ALcad는 원본 파일을 바꾸지 않고 보관하며, 주소·파일 이름·SHA-256 해시·시각·라이선스로 출처를 기록하고, 일반 SPICE·PSpice·LTspice·암호화·Verilog-A 가운데 어떤 형식인지 알려 줍니다. 그래서 모델 위에 회로를 쌓기 전에 무엇이 돌아갈지 알 수 있습니다. Cloud에서 가져온 모델은 나만 쓸 수 있습니다.

보드는 출처가 분명하고 버전이 고정된 제조사 규칙으로 제조 DRC를 검사합니다. 이 검사는 기준 보드들에서 KiCad 9 결과와 비교했고, 결과 패널은 어떤 규칙과 어떤 비교에 기대고 있는지 밝힙니다.

Linux 데스크톱 앱의 QEDA에는 transmon 패드, 1/4 파장 CPW 공진기, 피드라인 파라메트릭 셀이 생겼습니다. DRC를 통과하면 같은 형상에 대한 이상적인 CPW 임피던스와 공진 주파수 추정값을 보여 주고, 입력을 바꾸면 검사를 다시 할 때까지 이전 추정값을 숨깁니다.

출처를 보여 주는 공정 설계 키트

공정 설계 키트(PDK)를 고를 때 이제 그 출처가 함께 보입니다. 배포 링크, 라이선스 조건, 실제 제작 경로, 원 프로젝트의 성숙도, Digital Design Studio가 검증한 범위를 확인할 수 있습니다. 실제 제작이 불가능한 키트는 그 사실을 분명히 표시합니다. 펼쳐 보는 안내서는 설계를 실제 칩으로 만들 수 있는 공개 셔틀 프로그램을 설명합니다.

시뮬레이션 엔진은 정답이 알려진 문제로도 검사합니다. SPICE는 전압 분배기와 RC·RL·RLC 회로, 확산은 가우스·erf 분포, FDTD는 평면파·완전 도체·Fresnel 반사·공진으로 확인하고, 해상도를 높일 때 오차가 얼마나 빨리 줄어드는지 측정합니다.

그 밖에 달라진 점

앱만 다시 시작하는 업데이트. Windows에서 앱 내 업데이트를 하면 Windows를 다시 시작하라고 묻지 않고 Digital Design Studio만 다시 시작합니다.

한눈에 보이는 알림. 대시보드에 알림 풍선이 뜨고, 알림 목록이 더 읽기 쉬워졌습니다.

하던 곳에서 이어서. 창으로 돌아오면 저장하지 않은 편집 내용과 열어 둔 패널이 그대로 남아 있습니다.

더 빠르게 열리는 Cloud. 대시보드와 설정 창은 이제 열 때 불러오므로, Cloud의 첫 페이지가 내려받는 코드가 크게 줄었습니다.

14개 언어. vFactory의 화면과 투어, 계산 패널도 앱의 다른 부분처럼 14개 인터페이스 언어로 쓸 수 있습니다.

알려진 제한 사항. Intel Iris Xe 그래픽을 쓰는 컴퓨터에서는 EUV 노광기의 내부 보기를 열고 닫을 때마다 공유 GPU 메모리가 약 16.6 MB, 3D quality를 Medium과 Low 사이에서 바꿀 때마다 약 32–36 MB 늘어납니다. 이후 릴리스에서 고칩니다.

2.1.2는 설계와 제조를 하나의 앱으로 잇습니다. DDS에서 블록을 설계하고, ALcad에서 회로와 보드를 준비하고, vFactory에서 웨이퍼가 되는 과정을 따라갑니다. vFactory를 열고 투어를 시작해 내 설계가 어디로 가는지 확인해 보세요.

관련 링크

• Downloads

• Documentation