我們看到的挑戰
涵蓋多個階段的開發流程
RTL 開發包括編輯原始碼、執行模擬,以及分析已記錄的結果。
我們的初衷
Altifigence 開發連結 SystemVerilog RTL、ISA 設計、CAD、雲端協作與 AI 輔助工作流程的工具。
我們期盼一個人人都能在同一個工作空間中設計與驗證半導體,並模擬工廠的世界。
Altifigence 正在打造一個平台,從架構到實作與改進,持續連結設計意圖、原始碼、分析、驗證依據與團隊決策。
透過公開的重要里程碑,了解 Altifigence 的發展歷程。
Altifigence 成立
Digital Design Studio 1.0.85 的 Linux 套件已發布。
已簽署的 Digital Design Studio 1.0.87 Windows 版本當時已可公開下載。
Digital Design Studio 1.0.89.4 已於 Windows、Linux 和 Cloud 發布。
Digital Design Studio 2.0.3 已發布。
Digital Design Studio 2.1.2 新增了用於晶圓製程與晶圓廠的 vFactory。
Digital Design Studio 2.1.2.3 已於 Windows 和 Linux 發布。
我們看到的挑戰
RTL 開發包括編輯原始碼、執行模擬,以及分析已記錄的結果。
我們的方法
Digital Design Studio 將 RTL、Flow Navigator 中的 ISA、ALcad 與 Agent 整合在同一個應用程式中。
我們的產品決策遵循三項務實原則。
讓需要專注的工程工作貼近開發者,並在協作與共用營運能帶來價值的地方使用雲端服務。
建議與改進應持續連結至其所依據的診斷、驗證結果與設計意圖。
文件、SDK、CLI 與 MCP,讓平台能融入團隊既有的工具與流程。
各產品的詳細資訊請見對應的產品頁面。
從瀏覽器開啟您的工作空間
免費開始使用 Cloud近期公開的產品與技術報導。
使用GitHub或GitLab儲存庫URL與預設分支設定Altifigence專案,讓熟悉的儲存庫資訊與設計工作保持在一起。
ALcad將專用CAD工作介面帶入Digital Design Studio。開啟專案,從工作區選單選擇ALcad,並透過Flow Navigator使用ISA與各個工程階段。
在這個 vFactory 3D 場景中探索開放的 SKY130 反相器單元,從佈局一路查看到 3D 堆疊結構。場景以 33 個方盒呈現 7 個繪圖圖層,高度依據 SKY130 套件設定,時間軸則每秒顯示一個圖層。
產品與公司問題請使用一般聯絡管道;投資與整合討論則可透過專用合作管道進行。