我们看到的挑战
包含多个阶段的开发流程
RTL 开发包括编辑源代码、运行仿真，以及分析已记录的结果。
我们的初衷
我们打造串联硬件设计各项工作的工作区。
Altifigence 开发链接 SystemVerilog RTL、ISA 设计、CAD、云端协作与 AI 辅助工作流程的工具。
我们期盼一个人人都能在同一个工作空间中设计和验证半导体，并模拟工厂的世界。
硬件团队值得拥有连贯的开发脉络。
Altifigence 正在打造一个平台，从架构到实作与改进，持续链接设计意图、原代码、分析、验证依据与团队决策。
我们的历程
通过公开的重要里程碑，了解 Altifigence 的发展历程。
Altifigence 成立
Digital Design Studio 1.0.85 的 Linux 软件包已发布。
已签名的 Digital Design Studio 1.0.87 Windows 版本当时已可公开下载。
Digital Design Studio 1.0.89.4 已在 Windows、Linux 和 Cloud 发布。
Digital Design Studio 2.0.3 已发布。
Digital Design Studio 2.1.2 新增了用于晶圆工艺与晶圆厂的 vFactory。
Digital Design Studio 2.1.2.3 已在 Windows 和 Linux 发布。
工作跨越多个阶段，上下文始终连贯。
我们的方法
让工作与验证依据相伴
Digital Design Studio 将 RTL、Flow Navigator 中的 ISA、ALcad 和 Agent 集成在同一个应用中。
我们的开发方式
工程脉络优先。
我们的产品决策遵循三项务实原则。
01
有意识地运用本机与云端
让需要专注的工程工作贴近开发者，并在协作与共用营运能带来价值的地方使用云端服务。
02
自动化之前，先看依据
建议与改进应持续链接至其所依据的诊断、验证结果与设计意图。
03
开放的工作流程接口
文档、SDK、CLI 与 MCP，让平台能融入团队既有的工具与流程。
探索我们的产品
各产品的详细信息请见对应的产品页面。
从浏览器打开您的工作空间
免费开始使用 Cloud关注我们正在打造的产品。
近期公开的产品与技术报道。
通过 Altifigence CLI 使用 Google XLS
独立的 Linux CLI 工作流可通过固定版本的上游 Google XLS 运行 DSLX；本地 XLS MCP 工具则为兼容客户端提供源码操作。
在 Visual Studio Code 中打开已保存的 Digital Design Studio 项目文件夹
Digital Design Studio 的 VS Code 集成功能可将 Windows 上已保存的项目文件夹在新的 Visual Studio Code 窗口中打开。
Digital Design Studio新增GitHub与GitLab项目来源
使用GitHub或GitLab仓库URL与默认分支设置Altifigence项目，让熟悉的仓库信息与设计工作保持在一起。
联系我们
从符合您问题的管道开始。
产品与公司问题请使用一般联系管道；投资与集成讨论则可通过专用合作管道进行。