Altifigence, Digital Design Studio에 Google XLS 지원 추가

Altifigence가 Digital Design Studio에 Google XLS 지원을 추가했습니다. 이제 사용자는 DSLX로 하드웨어의 기능을 작성하고, XLS를 통해 합성 가능한 RTL로 변환하는 설계 흐름을 활용할 수 있습니다. 이번 업데이트는 고수준 코드로 설계를 시작하고 구현 후보를 검토하는 방법을 Digital Design Studio에 더합니다.

Google XLS는 어떤 도구인가요?

Google XLS는 고수준으로 표현한 연산을 디지털 회로로 구현하기 위한 오픈소스 합성 도구입니다. DSLX로 작성한 설계를 중간 표현인 IR로 변환한 뒤, 최적화와 스케줄링을 거쳐 Verilog 또는 SystemVerilog를 생성합니다. 기능을 기술하는 코드와 실제 하드웨어 구현 사이를 연결하는 역할을 합니다. Google XLS 공식 문서

DSLX는 하드웨어에 필요한 자료형과 비트 폭을 명시할 수 있는 언어입니다. 설계자는 입력과 출력, 연산 규칙, 데이터의 표현을 코드에 담아 필요한 동작을 구체화할 수 있습니다. 이후 구현 결과를 살펴보며 설계를 수정하는 흐름으로 이어집니다. DSLX 공식 문서

기능 표현에서 파이프라인 구성까지

하드웨어 설계에서는 같은 기능도 연산의 구성과 파이프라인에 따라 다른 구현으로 이어질 수 있습니다. XLS의 스케줄링은 연산 사이의 의존성과 타이밍 제약을 고려해 연산을 파이프라인 단계에 배치합니다. 목표 클록 주기나 파이프라인 단계 수 같은 조건을 활용해 지연과 레지스터 사용량 사이의 관계를 검토할 수 있습니다. XLS 스케줄링 문서

이러한 흐름은 설계 대안을 비교할 때 유용합니다. 먼저 필요한 기능을 표현하고, 연산 구조나 조건을 바꾸어 결과를 살펴보면서 요구사항에 맞는 구현을 찾아갈 수 있습니다. 생성한 RTL은 이후 합성·검증 및 물리 구현 과정에서 실제 조건에 맞춰 평가하게 됩니다.

예를 들어, 연산 블록은 이렇게 설계할 수 있습니다

여러 입력에 가중치를 곱한 뒤 더하는 연산 블록을 생각해 볼 수 있습니다. 입력의 비트 폭과 부호, 출력 범위, 오버플로 처리 방식을 정하고 이를 DSLX로 표현합니다. 테스트 입력과 기대 출력을 준비하면 기능을 구체적으로 점검하는 데에도 도움이 됩니다.

이후 XLS의 변환·최적화·스케줄링 과정을 통해 RTL을 생성합니다. 요구사항이 달라지면 고수준 표현이나 구현 조건을 수정해 다른 후보를 검토할 수 있습니다. 이 예시는 XLS를 활용하는 설계 접근을 설명하며, 실제 성능과 면적은 설계 내용과 후속 구현 조건에 따라 달라집니다.

AI와 함께 작성한 코드를 하드웨어 구현으로

AI는 설계 요구사항을 코드로 구체화하거나, 자료형과 경계 조건을 검토하고, 테스트 입력을 준비하는 과정에 활용할 수 있습니다. XLS는 이렇게 작성하고 수정한 고수준 설계를 RTL로 이어 주는 도구입니다. 설계자는 의도한 기능과 생성 결과를 확인하며 구현을 발전시킬 수 있습니다.

Altifigence는 ChatGPT의 GPT-6 Astra 모델도 지원합니다. 이번 업데이트의 중심은 Google XLS 지원이며, AI와 함께 진행하는 코드 작성과 검토를 고수준 하드웨어 설계 흐름에 연결할 수 있다는 데 의미가 있습니다.

Digital Design Studio에서 시작하세요

Google XLS 지원으로 Digital Design Studio의 설계 방식이 넓어졌습니다. RTL 작성과 함께, 필요한 기능을 DSLX로 표현하고 하드웨어 구현으로 발전시키는 접근을 선택할 수 있습니다.

이제 Digital Design Studio에서 Google XLS 기반 하드웨어 설계를 시작해 보세요.